Hace algunos días Google presentó un nuevo proyecto abierto, el cual tiene como nombre “OpenTitan” y que describe como una plataforma para crear componentes de hardware confiables (RoT, Root of Trust). OpenTitan se basa en tecnologías ya utilizadas en tokens USB criptográficos Google Titan y chips TPM para proporcionar descargas verificadas instaladas en servidores en la infraestructura de Google, así como en dispositivos Chromebook y Pixel.
G + D Mobile Security, Nuvoton Technology y Western Digital ya se han unido a la colaboración en OpenTitan, así como en la Escuela Técnica Superior de Zurich y la Universidad de Cambridge, cuyos investigadores están desarrollando la arquitectura de procesador segura CHERI (Capability Hardware Enhanced RISC Instrucciones) y recientemente recibieron una subvención en 190 millones de euros para adaptar tecnologías relacionadas con procesadores ARM y crear prototipos de la nueva plataforma de hardware Morello.
(adsbygoogle = window.adsbygoogle || []).push({});
El objetivo de la nueva coalición es crear diseños de chips confiables para su uso en centros de datos, almacenamiento y periféricos informáticos, que sean abiertos y transparentes, lo que permite a cualquiera inspeccionar el hardware en busca de vulnerabilidades de seguridad y backdoors.
Sobre OpenTitan
A diferencia de las implementaciones existentes de Root of Trust, el nuevo proyecto se está desarrollando de acuerdo con el concepto de “seguridad a través de la transparencia”, lo que implica un proceso de desarrollo completamente abierto y la disponibilidad de código y esquemas.
Root of Trust (RoT) es una fuente en la que siempre se puede confiar dentro de un sistema criptográfico
OpenTitan se puede utilizar como un marco listo, probado y confiable que le permite aumentar la confianza en las soluciones creadas y reducir los costos al desarrollar chips especializados para la seguridad. OpenTitan se desarrollará en una plataforma independiente como un proyecto conjunto, no vinculado a proveedores y fabricantes de chips específicos.
(adsbygoogle = window.adsbygoogle || []).push({});
“Cuando Google vio inicialmente la necesidad de la industria de un diseño de referencia de código abierto, sabíamos que requeriría un administrador externo maduro como lowRISC para fomentar un proyecto de código abierto de este tipo para la comunidad” dijo Dominic Rizzo, líder de Google OpenTitan
OpenTitan será supervisado por la organización sin fines de lucro lowRISC, que está desarrollando un microprocesador gratuito basado en la arquitectura RISC-V.
El proyecto OpenTitan cubre el desarrollo de varios componentes lógicos que se demandan en los chips RoT, incluido el microprocesador abierto lowRISC Ibex basado en la arquitectura RISC-V, coprocesadores criptográficos, un generador de números aleatorios de hardware, una jerarquía de almacenamiento de claves y datos en memoria de acceso constante y aleatorio, mecanismos de protección, bloques de entrada E / S, medios de arranque seguro, etc.
OpenTitan se puede usar donde sea necesario para garantizar la integridad de los componentes de hardware y software del sistema, asegurando que los componentes críticos del sistema no hayan sido reemplazados y estén basados en un código verificado y autorizado por el fabricante.
Los chips basados en OpenTitan se pueden usar en placas base de servidor, tarjetas de red, dispositivos de consumo, enrutadores, dispositivos de Internet de las cosas para verificar el firmware (detectar modificaciones de firmware por malware), proporcionar un identificador de sistema criptográficamente único (protección contra falsificación de hardware) y proteger claves criptográficas (aislamiento claves en el caso de que un atacante obtenga acceso físico a los equipos), proporcione servicios relacionados con la seguridad y mantenga un registro aislado una auditoría que no se puede editar ni eliminar.
Los ingenieros de OpenTitan están construyendo actualmente el diseño lógico de un RoT de silicio. Hasta ahora, eso incluye un microprocesador de código abierto (lowRISC Ibex, un diseño basado en RISC-V), coprocesadores criptográficos, un generador de números aleatorios de hardware, una sofisticada jerarquía de claves, jerarquías de memoria para almacenamiento volátil y no volátil, mecanismos de defensa, IO periféricos, arranque seguro y más.
Puedes ver el progreso en GitHub ya que el código relacionado con el proyecto y las especificaciones de hardware se publican en GitHub bajo la licencia Apache 2.0.
from Linux Adictos https://ift.tt/2KbrRep
via IFTTT
Pacosite's Blog 