La nueva familia AMD EPYC 9006, apodada ‘Venice’, representa un hito siliconal en el sector de centros de datos. Con un máximo de 256 núcleos y 512 hilos, y una configuración que integra hasta 1 GB de caché L3, soporte PCIe 6.0 y 16 canales de memoria DDR5, la serie propone una escalabilidad sin precedentes para cargas de trabajo intensivas y aplicaciones de IA en escala de rack.

Es la primera vez que una CPU de alto recuento dentro de la línea EPYC logra superar la barrera de las 5 GHz, marcando un nuevo umbral de rendimiento para procesadores x86 orientados a servidores. AMD afirma haber logrado una ventaja en términos de rendimiento por vatio, por dólar y por rack con esta generación, una valoración que subraya el enfoque en eficiencia y densidad operativa para entornos empresariales y centros de datos a gran escala.

El anuncio llega en un momento en que AMD ha recuperado terreno frente a Intel, pero también enfrenta competidores emergentes como las propuestas de Nvidia en el ámbito de IA para centros de datos. Nvidia, por ejemplo, ha presentado soluciones como la Vera CPU, que AMD sitúa como referencia para la comparación de rendimiento y eficiencia en cargas de IA frente a las ofertas x86 tradicionales, incluida la propia EPYC.

Con un lanzamiento escalonado para los cuatro procesadores mostrados en el evento AAI, se espera que la disponibilidad para el mercado llegue en 2027, mientras que la variante de alto rendimiento con 256 núcleos apunta a una llegada durante el último trimestre de 2026.

A Massive Upgrade en Múltiples Frentes

Venice se apoya en el proceso de TSMC N2, la transición de FinFET a transistores nanosheet de puertas envolventes (GAA), y AMD afirma que es uno de los primeros productos de HPC en alcanzar la producción en volumen en este nodo. El buque insignia, EPYC 9996 de 256 núcleos y 512 hilos, adopta la nueva ranura SP7, proporciona 16 canales de memoria DDR5 y soporte PCIe 6.0, con frecuencias de impulso que superan los 5 GHz.

Esta generación duplica prácticamente lo ofrecido por la línea EPYC existente en términos de ancho de banda y capacidad de memoria: 16 canales de DDR5-8000 (o MRDIMM a 12,800 MT/s), generando aproximadamente 1,6 TB/s por socket. La familia 9006X, prevista para la segunda mitad de 2027, amplía aún más la idea con una L3 caché por núcleo mayor, optimizando flujos de trabajo de HPC, computación técnica y cargas de datos intensas gracias al incremento de caché y ancho de banda de memoria.

«La familia de 6.ª generación de AMD EPYC ofrece computación optimizada para la carga de trabajo en todo el espectro de necesidades de centros de datos modernos; desde ejecutar más agentes y distribuir GPUs a través de infraestructuras de IA a nivel de rack, hasta alimentar aplicaciones y servicios críticos para el negocio», comentó Dan McNamara, vicepresidente sénior y gerente general de Compute and Enterprise AI en AMD.

AMD sostiene que la configuración del centro de datos está evolucionando hacia una arquitectura de tres capas orientada a agentes, donde cada capa genera demandas únicas para la CPU. Este enfoque se alinea con flujos de trabajo centrados en la ejecución de sandbox de agentes, nodos anfitriones de IA y servidores de uso general, todos los cuales la EPYC está diseñada para soportar.

La serie EPYC 9006 también impulsa la solución rack-scale Helios de AMD, buscando competir con la oferta de Nvidia Vera Rubin NVL72. Además, AMD contempla opciones más mainstream como la 9006 SP8 y la EYPC 9006 LP para nodos anfitriones de IA que emplean memoria LPDDR, con el objetivo de capturar todo el espectro del mercado de CPU para centros de datos IA y consolidar su liderazgo ante un panorama cada vez más competitivo.